我要投搞

标签云

收藏小站

爱尚经典语录、名言、句子、散文、日志、唯美图片

当前位置:2019跑狗图高清彩图 > 与非门 >

组合逻辑电路中为什么TTL与非门电路的输入端悬空时相当于高电平

归档日期:09-04       文本归类:与非门      文章编辑:爱尚语录

  可选中1个或多个下面的关键词,搜索相关资料。也可直接点“搜索资料”搜索整个问题。

  TTL与非门电路的输入端是三极管的形式,输入端是发射极,在输入端的PN结上,有电阻在内部和电源端VDD连接,所以悬空时,VDD通过电阻和PN接,使得TTL与非门电路的输入端为高电平。

  展开全部从原理图上看,如TTL与非门的输入端是NPN 三极管的发射极,三极管的基极有电阻接电源VCC,

本文链接:http://belanovica.com/yufeimen/530.html